Đang tải...
Non-Destructive Sheet Resistance and Mobility Characterization Techniques for Compound Semiconductors
Đo điện trở tấm và độ linh động không phá hủy cho vật liệu bán dẫn phức hợp
Tom Ellington, Austin Blew
SEMILAB (Lehighton Electronics, Inc., Lehighton, PA)
LEI-1510EC là thiết bị đo điện trở tấm (sheet resistance) lý tưởng cho cả môi trường nghiên cứu (R&D) lẫn sản xuất hàng loạt, cung cấp hiệu suất cao với khả năng đo linh hoạt và tốc độ nhanh.
Tóm tắt:
Điện trở tấm, độ linh động (mobility) và mật độ điện tích tấm là những chỉ tiêu kiểm soát chất lượng quan trọng giúp tăng hiệu suất sản xuất wafer bán dẫn phức hợp. Tuy nhiên, các phương pháp đo truyền thống – sử dụng đầu dò bốn điểm để đo điện trở tấm, hoặc phép đo Hall để xác định độ linh động và mật độ điện tích – đều là các phương pháp phá hủy, không phù hợp cho môi trường sản xuất thông lượng lớn.
Bài trình bày này sẽ giới thiệu các cải tiến mới nhất trong hệ thống đo điện trở tấm của SEMILAB, nay đã có khả năng xử lý wafer tự động với tất cả các kích thước wafer bán dẫn phức hợp, bao gồm cả GaN và SiC 2–3 inch. SEMILAB cũng sẽ giới thiệu thiết bị mới để đo độ linh động không tiếp xúc ở nhiệt độ phòng. Các ứng dụng trong kiểm soát quy trình sẽ được trình bày.
Thách thức từ Bán dẫn phức hợp
Sự phát triển mạnh mẽ của vật liệu bán dẫn phức hợp trong các ứng dụng và thiết bị mới đã đặt ra nhiều thách thức cho nhà sản xuất. Trong bối cảnh cạnh tranh này, thị trường mới đòi hỏi thời gian phát triển sản phẩm ngắn hơn. Đặc tính ưu việt của nhiều loại vật liệu bán dẫn phức hợp mang lại hiệu suất thiết bị vượt trội. Vì vậy, nhu cầu về các quy trình đo đạc đặc trưng hiệu quả là rất cấp thiết. Nỗ lực tăng năng suất càng trở nên quan trọng khi ngày càng nhiều thiết bị phức tạp được sản xuất. Việc xác định điện trở tấm (là đại lượng đặc trưng cho mức cản trở dòng điện của một lớp màng dẫn điện mỏng, được đo bằng đơn vị Ω/square (ohm trên hình vuông), không phụ thuộc vào kích thước cụ thể của màng), độ linh động electron (là khả năng di chuyển của hạt tải điện (electron hoặc lỗ trống) trong vật liệu bán dẫn khi chịu tác động của điện trường) và mật độ điện tích tấm là nền tảng để đánh giá các đặc điểm dòng điện của thiết bị.
Tầm quan trọng của phép đo điện trở tấm không tiếp xúc, không phá hủy
Công nghệ RF của Lehighton Electronics (dựa trên nghiên cứu ban đầu của G.L. Miller et al) là một phương pháp thuận tiện và hiệu quả để lập bản đồ độ đồng đều của điện trở tấm [1]. Dải đo rộng với độ chính xác cao (sai số chuẩn < 1%) cho điện trở từ 35 mΩ/sq đến 3000 Ω/sq, và cũng có thể đo từ 8 mΩ/sq đến 20.000 Ω/sq. Trường Đại học Illinois đang phát triển vật liệu tham chiếu cho mức điện trở cao.
Phương pháp đo điện trở tấm theo hệ thống
Hệ thống LEI 1500 của Lehighton sử dụng cách tiếp cận hệ thống để đáp ứng nhu cầu đo điện trở tấm trong ứng dụng bán dẫn phức hợp. Bản đồ toàn wafer được tạo ra với bàn xoay R, theta, hỗ trợ wafer từ 2 inch đến 8 inch (có tùy chọn cho 300 mm và màn hình phẳng). Nếu biết chiều dày wafer, có thể tính điện trở suất khối. Hệ thống robot với bộ căn chỉnh tích hợp giúp tự động tải và dỡ wafer từ khay chứa.
Phép đo RF không tiếp xúc có ba dải:
Độ tuyến tính của các phép đo được duy trì trong ±3%. Phần mềm Windows NT hỗ trợ tự động xử lý wafer, bản đồ do người dùng định nghĩa, và kết nối mạng.
Ứng dụng của đo điện trở tấm không phá hủy cho bán dẫn phức hợp
Khi nhiều nhà sản xuất bắt đầu xây dựng các nhà máy mới để chế tạo thiết bị bán dẫn phức hợp, họ nhận thấy cần phải lập bản đồ độ đồng đều của nền wafer và các lớp epitaxy trên nền bán cách điện (map the uniformity of bulk substrates and epi layers on semi-insulating substrates.). Sự phức tạp ngày càng tăng của thiết bị bán dẫn phức hợp khiến yêu cầu về lớp epitaxy trở nên khó đạt hơn. Do đó, phép đo điện trở tấm đã trở thành chỉ tiêu cơ bản cho phát triển và kiểm soát quy trình đối với lớp epitaxy được lắng đọng bằng công nghệ MOCVD (Metal-Organic Chemical Vapor Deposition - kỹ thuật chế tạo lớp màng mỏng (thin film) được sử dụng phổ biến trong ngành bán dẫn hợp chất (compound semiconductors), đặc biệt để tạo các lớp epitaxy như GaN, InP, GaAs… trên nền wafer, trong đó các tiền chất kim loại hữu cơ ở dạng khí được đưa vào và bị phân huỷ nhiệt trên bề mặt wafer) và MBE (Molecular Beam Epitaxy - kỹ thuật chế tạo lớp màng siêu mỏng tinh khiết trên nền wafer, sử dụng chùm tia nguyên tử hoặc phân tử trong môi trường chân không cực cao (UHV)). Đã có báo cáo về khả năng tái tạo lớp epitaxy và cải thiện điện áp ngưỡng dựa vào sàng lọc wafer bằng phương pháp đo không phá hủy điện trở tấm [2].
Các quy trình đã được phát triển để kiểm soát quá trình cấy ion và ủ nhiệt dựa trên các phép đo điện trở tấm có khả năng phát hiện sai lệch liều cấy nhỏ hơn 0,5% [3].
Ngoài ra, các quy trình đo đã được sử dụng để theo dõi độ dày và độ đồng đều của lớp kim loại. Điện trở suất của vật liệu từ bia lắng đọng là tương đối ổn định và có thể được xác định độc lập. Từ đó, có thể chia điện trở suất cho điện trở tấm để ước lượng độ dày lớp kim loại. Các lớp kim loại có điện trở tấm cao như màng mỏng Ni và các lớp kết nối có điện trở thấp như Ti, Pt và Au đã được đặc trưng theo cách này mà không bị ảnh hưởng bởi ô nhiễm chéo từ các phương pháp tiếp xúc.
Việc phát hiện hư hại dưới bề mặt do quá trình đánh bóng và cắt wafer vẫn là một ứng dụng quan trọng. Hiệu quả của quá trình ăn mòn nhằm loại bỏ hư hại này cũng có thể được theo dõi như minh họa trong Hình 1. Cả hai – phát hiện hư hại và xác minh quá trình loại bỏ bằng ăn mòn – đều được thực hiện bằng lập bản đồ điện trở tấm không tiếp xúc [4].
Hình 1:
Bản đồ điện trở tấm sau các quy trình làm sạch và ăn mòn. Kết quả thông thường được thể hiện ở Hình 2 [5].
Hình 2: Bản đồ điện trở tấm sau khi rửa không đều bằng phun áp lực mạnh
Các ứng dụng quan trọng khác bao gồm phát hiện ô nhiễm trong quá trình xử lý wafer, đặc biệt liên quan đến lớp đệm, và độ đồng đều của các lớp mồi và lớp nucleation trong xử lý GaN [6]. Việc phát triển và kiểm soát quy trình cho các ứng dụng này là rất quan trọng nhằm đảm bảo hiệu suất cao cho thiết bị bán dẫn phức hợp tiên tiến. Bản đồ Rs hiển thị ô nhiễm từ lắng đọng plasma lớp đệm được thể hiện trong Hình 3 [5].
Hình 3: Bản đồ điện trở tấm sau lắng đọng plasma lớp đệm cho thấy dấu hiệu ô nhiễm do plasma
Bản đồ điện trở tấm cũng có thể được dùng để đánh giá mức độ pha tạp không chủ đích nhằm đạt được mục tiêu 200 Ω/sq trong các thiết bị HEMT, PHEMT và LED trên nền GaN.
Các quy trình đã được phát triển để sử dụng bản đồ điện trở tấm trong giám sát đầu vào của nhà máy bán dẫn phức hợp, bao gồm chuẩn bị wafer, lắng đọng lớp phủ, cấy kênh FET phủ toàn bộ, và ủ nhiệt nhanh. Trong một ví dụ, một wafer GaAs cách điện được xử lý toàn bộ chu trình đầu vào mỗi ngày. Quy trình SPC sau đó được sử dụng để đánh giá kết quả từ bản đồ điện trở tấm 35 điểm .
Tính năng mới của dòng 1500 từ Lehighton Electronics
Một số cải tiến gần đây đã nâng cao hiệu suất tổng thể và độ thân thiện với người dùng của dòng thiết bị LEI 1500.
Hình 4: Bản đồ 3D
Các bản đồ đường đồng mức 2D thông thường cũng có sẵn ở định dạng màu như hiển thị trong Hình 5.
Hình 5: Bản đồ đường đồng mức 2D
Việc bổ sung bộ lọc chống răng cưa (anti-aliasing) gần đây đã giúp tăng cường tín hiệu để cải thiện độ ổn định và độ chính xác trên toàn dải đo. SEMILAB tin rằng những cải tiến tiếp theo trong khâu thu nhận và xử lý tín hiệu sẽ mở rộng dải đo chuẩn của điện trở tấm dòng LEI 1500 xuống dưới 35 mΩ/sq và lên trên 3000 Ω/sq.
Việc cách ly nhiễu và khả năng bảo trì cũng được cải thiện nhờ thiết kế mô-đun mới của bàn thao tác wafer. Một số tính năng bổ sung của dòng 1500 được minh họa trong Hình 6.
Hình 6. Hình ảnh trong Hình 6 cho thấy màn hình phẳng, bộ căn chỉnh tích hợp và buồng chắn ánh sáng hiện có trong dòng LEI 1500.
Lợi ích chính của dòng LEI 1500
Khi kết hợp các lợi ích trên với thiết kế nhỏ gọn và mức giá cạnh tranh, chi phí sở hữu (Cost of Ownership) của hệ thống có thể thấp tới $0.06 mỗi wafer được đo, nếu được khai thác tối đa.
Đo độ linh động và mật độ điện tích tấm không tiếp xúc, không phá hủy của Lehighton Electronics [7]
Công nghệ vi sóng RF tiên tiến hoạt động ở tần số 10 GHz là nền tảng cho phương pháp đo độ linh động và mật độ điện tích tấm không tiếp xúc và không phá hủy ở nhiệt độ phòng. Mô hình vật lý tiên tiến cho phép tách riêng các kết quả của lớp phủ sản xuất và lớp 2DEG.
Trong quá trình so sánh phép đo mật độ điện tích tấm bằng RF tần số cao với phương pháp Hall DC truyền thống, SEMILAB nhận thấy các mối liên hệ tiềm năng giữa phương pháp RF tần số cao và đặc tính hoạt động cao tần của thiết bị. SEMILAB đang nghiên cứu hiện tượng “sụt dòng” (current slump) hiện đang được cho là liên quan đến hiệu suất cao tần của thiết bị bán dẫn hợp chất tiên tiến. Nghi ngờ rằng các bẫy điện tử và sai hỏng cấu trúc (traps and dislocations) trong các lớp quan trọng có thể là nguyên nhân gây ra sụt dòng.
SEMILAB sẽ sử dụng thiết bị Miller Feedback Profiler của Lehighton để làm rõ vai trò của các bẫy điện như một nguyên nhân khả dĩ cho hiện tượng sụt dòng. Các nhà sản xuất có thể xây dựng quy trình SPC (kiểm soát quy trình thống kê) bằng cách sử dụng thiết bị này để vẽ biểu đồ nồng độ hạt tải điện theo chiều sâu của lớp 2DEG.
Phát triển vật liệu tham chiếu cho độ linh động và mật độ điện tích tấm sẽ rất hữu ích để hiệu chuẩn cho phương pháp đo không tiếp xúc của SEMILAB. Tuy nhiên, do phép đo Hall DC là phương pháp phá hủy, nên không thể thực hiện các phép đo tiếp theo bằng phương pháp không tiếp xúc trên cùng một mẫu. Việc phát triển vật liệu tham chiếu với cấu trúc gồm lớp phủ sản xuất và lớp 2DEG sẽ mang tính phức tạp cao.
Các phép so sánh gần đây nhất giữa:
Những khác biệt này có thể liên quan đến các hiệu ứng cao tần mà SEMILAB đang nghiên cứu
Để khảo sát ảnh hưởng của thiết lập nhiễu công suất Hall (Hall Power Noise - Trong phép đo Hall (đặc biệt là DC Hall), bạn cần dòng điện ổn định và nhiễu thấp để tạo điện áp Hall rõ ràng và chính xác. Tuy nhiên, trong thực tế, nguồn cấp dòng điện và các yếu tố môi trường có thể gây nhiễu – được gọi là Hall Power Noise) đến độ chính xác đo, đồ thị 5 phép đo lặp lại của độ linh động và mật độ hạt tải điện trên 5 mức nhiễu khác nhau. Hai wafer khác nhau đã được đánh giá. Kết quả được thể hiện trong Hình 7 và Hình 8.
Hình 7 – Đo lặp độ linh động và mật độ hạt tải điện trên wafer 1
Hình 8 – Đo lặp độ linh động và mật độ hạt tải điện trên wafer 2
Đối với hai wafer này, mức nhiễu công suất Hall không ảnh hưởng đáng kể đến độ chính xác đo. Đáng chú ý, trong Hình 8 có hiện tượng “đối xứng gương” rõ rệt giữa độ linh động và mật độ hạt tải điện. Dấu hiệu tương tự cũng có thể được nhận thấy, dù mờ nhạt hơn, trong Hình 7.
Kết luận
SEMILAB rất khích lệ bởi số lượng ứng dụng ngày càng tăng yêu cầu xác định các đặc tính điện cơ bản của thiết bị bán dẫn. Trọng tâm của SEMILAB là cung cấp các hệ thống đo điện trở tấm và nồng độ hạt tải điện theo chiều sâu. Giờ đây, SEMILAB có thêm niềm tin vào khả năng đo độ linh động và mật độ điện tích tấm.
SEMILAB hiểu tầm quan trọng đặc biệt của những phép đo này trong việc phát triển và sản xuất thiết bị bán dẫn hợp chất. Cam kết của SEMILAB là đáp ứng nhu cầu ngày càng tăng của lĩnh vực này bằng các giải pháp đo không tiếp xúc và không phá hủy.
Tài liệu tham khảo
[1] G. L. Miller, D.A.H. Robinson, and J.D. Wiley, “Contactless measurement of semiconductor
conductivity radio frequency-free-carrier power absorption”, Rev. Sci. Instrum., Vol. 47 (1976).
[2] B.J.F. Lin, H. Luechinger, C.P. Kocot, E. Littau, C. Stout, B. McFarland, H. Rohdin, J.S. Kofol, R. PO. Jaeger, and D.E. Mars, “A 1-µm MODFET process yielding MUX and DMUX circuits operating at 4.5 Gb/s”, IEEE, 1988.
[3] M.R. Wilson, R. Balda, C. Della, J. Gilbert, E. Huang, and L.S. Klingbeil, “Enhanced
manufacturability of GaAs ion implanted MESFET technology.
[4] D.L. Barrett, G.W. Eldridge, R.C. Clarke, and R.N. Thomas, “Effects of surface stoichiometry and subsurface damage in silicon implanted GaAs wafers”, 1988.
[5] M.J. Brophy, private communication.
[6] R. H. Wallis, private communication.
[7] Austin Blew, “Applications of Contactless Sheet Resistance Probes to Achieve Cost Savings”, Semiconductor Fabtech, Fifth Edition 1996.
.png)
.png)
.png)
.png)